### DATA PROCESSING SYSTEM AND PARALLEL COMPUTER

Publication number: JP8106443 (A)

Publication date: 1996-04-23

Inventor(s): TAMURA YASUSHI: MATSUOKA HITOSHI +

Applicant(s):

HITACHI LTD + Classifications

- international:


G06F13/12; G06F15/16; G06F15/163; G06F13/12; G06F15/16; (IPC1-7): G06F13/12; G06F15/163

- European:

Application number: JP19940241097 19941005 Priority number(s): JP19940241097 19941005

Abstract of JP 8106443 (A)

PURPOSE: To improve the data transfer speed and the difference in speed between a host data processor which has a slow input/output transfer speed and an external data storage device which has a fast in speed. CONSTITUTION: A host data processor 1 is provided with a managing processor 2, plural arithmetic processors 31 -3m, and plural input/output processors 41 -4n . An input/output data buffer device 5 is equipped with a control part 6, interface edapters 71 -7n and 8, plural memories 91 -9n , and a memory 10. The managing processor 2 receives a READ instruction or WRITE instruction from an arithmetic processor and selects plural input/output processors required for data input/ output operation. Data transferred between the host data processor and external data storage device 11 are divided into plurel parts, which are transferred in parallel between the selected input/output processors of the host data processor 1 and plural memories of the Input/output data buffer device 5.



Date supplied from the espacenet database - Worldwide

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

# (II)特許出願公開番号 特開平8-106443

(43)公開日 平成8年(1996)4月23日

(51) Int.CL <sup>6</sup> G 0 6 F	15/100	識別配号	庁内整理番号	FI	技術表示箇所
GUOF	13/12	340 B	7368-5E		
				G06F 15/16	310 V

審査請求 未請求 請求項の数3 OL (全 6 頁)


(21)出願番号	特顯平6-241097	(12) [2]	00005108 株式会社日立製作所
(22)出贈日	平成6年(1994)10月5日		[京都千代田区神田駿河台四丁目 6 番地
(cc) max ci	十成6年(1994)10月5日		
		(72)発明者 田	計 蜟
		21	奈川県秦野市堀山下1番地 株式会社日
		37	<b>「製作所汎用コンピュータ事業部内</b>
		(72)発明者 松	公岡 仁史
		44	奈川県泰野市堀山下1番地 株式会社日
		立	<b>「製作所汎用コンピュータ事業部内</b>
		(74)代理人 弁	理士 鈴木 誠
		(10.10.254 )1	- Land

(54) 【発明の名称】 データ処理システム及び並列コンピュータ

## (57)【要約】

【目的】 入出力転送速度の遅いホストデータ処理装置 と高速な外部データ記憶装置間のデータ転送速度の向 ト、速度差の吸収を図る。

【構成】 オストデータ処理経面 1 は管理プロセッサ 2、複数の演算プロセッサ31~3。、複数の入出力プロ・サウ41~4。2 具備する。入出力データバッファ装置 5 は勢時組ら、インタフェースアグアク7。~7。8、複数のメモリ91~9,及びメモリ10を具備する。管理 プロセッサ2は、漁業プロセッサからREAD命令あるいはWRITEの令を受け取り、データ入出力動作に必要を複数の入出力プロセッサを選択する。ホストデータ 処理接面 1 と外部データ記憶装置 1 1 の間で転送される。 ボストデータを選供後間、2 が振び上が増が、 ボストデータを関策値 1 と外部データ記憶装置 1 1 の間で転送される。 ボストデータを関策値 1 シャボデータが関策の大田力プロセッサと入出力データバッフ・装置下の複数のメモリ間で連列に転送する。



### 【特許請求の範囲】

【請求項1】 複数の演算プロセッサと複数の入出力プロセッサを持つホストデーク処理装置と、外部データ記憶装置と、複数のバッファメモリを持ち、前記ホストデータ処理装置と前記外部データ記憶装置を相互に接続する入出力データバッファ装置とからなり、

前記ホストデーク処理基準の任意演算プロセッサと前記 外部データ記憶装置との間で入出力するデータを複数に 分割し、前記ホストデータ処理基準の複数の入出力プロ セッサと前記入出力データバッファ装置の複数のバッフ ァメモリとの間で差別に転送することを特徴とするデー タ処理システム。

【請求項2】 請求項1配載のデーク処理システムにおいて、前記ホストデータ処理装置は、演算プロセッサからのデータ人出力要求に比し、当該強軍プロセッサや 記外部データ記他装置との間で入出力するデータの分割数及び転分曹級分の使用可能な入出力プロセッサを決定する管理プロセッサを有することを特徴とするデータ処理システム。

【請求項3】 名々独立に動作可能で根拠の病策プロセッサと複数の入出力プロセッサ、及び、演算プロセッサ が外部被定との間で入出力するデータの分削数など統分 削数分の使用可能な入出力プロセッサを決定する管理プ ロセッサを具備し、任意の演集プロセッサが外部装置と の間で入出力するデータを複数に分割し、複数の入出力 プロセッサを使用して参加に入出力することを特徴とす を参列コンビュータ。

### 【発明の詳細を説明】

## [0001]

【産業上の利用分野】本発明は、ホストデータ処理装置 と外部データ記憶装置間のデータ転送の速度差を吸収す るのに好遠なデータ処理システム及び並列コンピュータ に関するものである。

#### [0002]

(健集の技術) 徳集、ホストコンピュータに代表される データ処理装置と、磁気ディスク等の外部データ記憶装 置との間は直接接続しており、そのデータ転送速度は同 者のうちどちらか遅い方の転送速度は制限されていた。 たれの改善策としては、例えば特別平2~93名号 会報に記憶のように、ホストコンピュータと外部データ 記憶装置との間にパッファを設ける方法がある。これに より、ホストコンピュータと外部データ記憶装置の期 データ転送の速度差の場取及び外部データ記憶装置の効 率的を出側が回路となる。

### [0003]

【発明が解決しようとする課題】ところで、上記の従来 技術は、ホストコンピュータ側のデータ転送速度が外部 データ記憶装置よりも違いということ、及びホストコン ピュータ側と外部データ記憶装置との転送パスは一つで シリアル転送を前場としている。 【0004】一方、最近のデータ処理装置の動向として 並列又は超並列コンピュータが注目されている。超並列 コンピュータの場合、1プロセックの処理能力が叩さえ られることやSCS 1等の概率入出力インタフェースの 採用等の点で、外部デーシ配管装置との入出力販送速度 の限界が予想され、高速の外部データ配管装置が直接接 数できないという問題がある。

[0005] 本発明の目的は、ホストデータ処理装置に 高速データ転送が可能な外部データ記憶装置を接続する 場合、両機器のデータ転送の速度差を吸収し、高速なデ ータ転送を可能とするデータ処理システムを提供するこ とたある。

【0006】本発明の他の目的は、複数のプロセッサからなる並列コンピュータにおいて、個々のプロセッサの 処理能力が抑えられる場合でも外部装置と高速にデータ の入出力を可能とすることにある。

## [0007]

【課題を解決するための手段】本発明のデータ処理システムは、複数の演算プロセッサ及が複数の入出力プロセッサを持つホストデータ処理装置と、外部データを増進を進し、複数のバッファメモリを持ち、ホストデータ処理装置の個に接続される人出力データバッファ装置からなり、ホストデータ処理装置の任意消費プロインマッと外部・プラ程検査型との間のデータの入出力を、データ処理装置の複数の入出力プロセッサと入出力データバッファ装置の複数の入出力プロセッサと入出力データバッファ装置の複数のバッファメモリを使用して並列に行うことを特徴とする。

2008 計 本発明の並列コンピュータは、各々独立に 動作可能を複数の満算プロセッサと複数の入出力プロセ ッサ、及び、減算プロセッサが自然課題と同で入出力 するデータの分解限及び接続が開致かの使用可能な入出力 プロセッサを決定する管理プロセッサを具備し、任意の 減算プロセッサが外部装置との間で入出力するデータを 複数な分割し、複数の入出力プロセッサを使用して並列 に入出力することを特徴とする

## [0009]

【作用】ホストデータ処理装置の或る滚算プロセッサが 外部データ記憶装置から一半りがからみを行う場合、 外部データ記憶装置から入出力デークパッファ装置に転送されたデータは、複数のデータに分割されて、各々、複数のパッファスモリに搭結される。これら重数の人出力アファメモリの各別されたデータとは、ホストデータ処理装置の破壊の入出力アロセッサにが終まれる。同様に、ホストデータ処理装置の或る高質プロセッサから外部データが複数に分割され、各々、複数の入出力プロセッサから必要がに入まれた。 カデータの書き込むを行う場合は、該データが複数に分割され、各々、複数の入出力プロセッサの必要がに入まれた。 カデータが表でしていますが、また。 カデータが表でしていますが、また。 カデータがよりでは、また。 カデータがよりでは、また。 カデータがよりでは、また。 カデータがよりでは、また。 カデータが検索が、よれたのデータが接合されて、外部 データを開始業間を訴される。 [0010]

【実施例】以下、本発明の一実施例を図面により具体的 に説明する。

【0011】図1は、本時門のデーク処理システムの一 実施例の金体情成的である。図1 において、ホストデー ク処理装置 1は並列コンピュータで、管理プロセッサ 2、複数の演算プロセッサ3<sub>1</sub>~3。、複数の入出力プロ セッサ4、1~4、からむり、&プロセッサはデータ伝送数 1 2で接続され、プロセッサ間で相互にデータ転送が可能となっている。管理プロセッサは「4~4。の動作を管理し、 該管理プロセッサ2の制即下で、各環度プロセッサ及び 各人出力プロセッサがそれを1歳立に動作する。本会 管理プロセッサ数と入出力プロセッサ級は同じてある必 要はない、また、深算プロセッサ3、~3。のいずれかが 管理プロセッサ数と入出力プロセッサ3、~3。のいずれかが 管理プロセッサ数と入出力プロセッサ3、~3。のいずれかが 管理プロセッサ数と入出力プロセッサ3、~3。のいずれかが

[00121入批力データバッフッ装置5は前的結6、 複数のインタフェースアグアタ7」、「、、インタフェー スアグアク8、メモリ (バッファメモリ) 9」、つ。、、メ モリ10からな6、インタフェースアグアク7。「、。、 及びメモリ9」、「今、及びはホストーク処理装置1の入 出力アロセッサ4」、「本は対応して設けられ、入出力ア ロセッサ4」、「4」とインタフェースアグアク7」、「。。 はそれぞれデーケ伝送路13〜113ま今して個別に接 続されている。一方、インタフェースアグアク8日はデー ケ伝送路14をイレンケがデータで記録を加ている。メモリ10はかなくともメモリ9」、「今。のトークルの記憶容量を有し、メモリ9」、「今。」とデータのか 配「結合を行う。制物部6は、該人出力データパッファ 装置5の全体の制制、メモリ9」、「9。及びメモリ10の 表込み(活出しますがの制制を対している。」

[0013] 以下に、図1の構成において、ホストデータ処理装置(並列コンピュータ)1のある演算プロセック サ3,3が料ポークを記載置11からデータを読み込む 場合の動作(READ動作)、逆にデータ外部記憶装置 11へデータを書き込む場合の動作(WRITE動作)を提明する。

【0014】図2は、ホストデーク処理装置1の演算プロセッサ3:が外部データ記憶装置11からデータを読み込む場合のデータ転送処理手順を示すシーケンス図である。

【00151デーク処理設置1の演算プロセッサ3.が 外部データ記憶装置11からデータを読み込む場合、演 算プロセッサ3.は、管理プロセッサ2に対LREAD 命令を形行する、これを受けて管理プロセッサ2は、外 部データ記憶装置11との入出力処理で使用する1ある いは披蒙の入出力プロセッサを選択し、その入出力プロ セッサの数及び入出力プロセッサの番号をREAD命令 に追加能定する。図3は、READ命令のフォーマットは、REA の一例を示す辺である。読命やフォーマットは、REA D命令コマンドヘッド301、転送元プロセッサ番号3 02、転送先装置番号303、入出力プロセッサ数30 4、入出力プロセッサ番号305、READデータ指定 506から構成される。このうち、入出力プロセッサ数 304及び入出力プロセッサ番号305が、管理プロセ ッサ2で追加指定される情報である。 即ち、管理プロセ ッサ2では、読み込むデータ量、1つの入出力プロセッ サのデータ転送速度、相手外部データ記憶装置11のデ ータ転送速度などから入出力プロセッサ数304を決定 し、この数だけの入出力プロセッサを、入出力プロセッ サ41~41内の使用中でないものから選択して入出力プ ロセッサ番号305に設定する。ここでは、選択された 入出力プロセッサを4,~4,とする。転送元プロセッサ 番号302はREAD命令を発行した演算プロセッサ3 ;の番号を示す。転送先装置番号303は、READ命 令送出先である外部データ記憶装置 1 1 に定義された番 号である。また、READデータ指定506は、外部デ ータ記憶装置11に読み込むデータを指示するための情 報 (開始アドレス、転送データ量など)である。

[0016] 管理プロセッサ2は、選択した入出力プロセッサ4,~4,の一つ(ここでは4,とする)に対して ヒストのをを応ぎする。入出力プロセッサ4は、そのREAD命令をデータ伝送附13,を介して、入出力データバッフで設置らは、仮送されたREAD命令をそのままインタフェースアダプタ7,、メモリ10、インタフェースアダプタ8、データ伝送附14を介して外部データ配接整置11に販送する。

【0017】READ命令を受けた外部データ記憶装置 11は、指定されたデータを誘み出し、入出力データン ファ装置とに続する。この転送データには、RPA 日の命で指定された人出力プロセッサ数及び番号が付加 されている。図4は、外部データ記憶装置11から転送 されるデータのフォーマットの一例を示す図である。該 データフォーマットはデータ販送ヘッゲ401、転送先 プロセッサ番号402、転送元装置番号403、入出力 プロセッサ数404、人出力プロセッサ番号405、データ本体406かと構成される。

【0018】外部データを協装置11からデータを転送された入出カデータバッファ装置5は、一旦、該データメモリ10 た格納した後、特別部6の明卸下で、メモリ10からデータを読出し、該データに付加された入出カプロセッサ数404及び入出カプロセッサ番940。入出カプロセッサ34404、特別部6の明卸下で、メモリミへ9/へ9/に、該データを分割して格約する。次に、入出カデータバッファ波置5は、制御部6の明卸下で、メモリタ(へ9/からデータを送別に読み出し、インクフェースアグフタ7/、で7、データ伝送路13,−13。を介して、ホストデーク処理装置10指定された複数の入出カプロセッサ4/〜4/に並列に転送する。図5は、入出カプロセッサ4/〜4/に並列に転送する。図5は、入出カプロセッサ4/〜4/〜4/に並列に転送する。図5は、入出カプロセッサ4/〜4/〜4/に並列に転送する。図5は、入出カプロセッサ4/〜4/〜4/に並列に転送する。図5は、入出カプロセッサ4/〜4/〜4/に対していませんで複数の入出力プロセッサ4/〜4/に並列に転送する。図5は、入出カプロセッサ4/〜4/に並列を転送する。図5は、入出カプロセッサ4/〜4/に対していませんで表別によりませんで表別を記述された複数の入出力ではサービーを受ける場合であります。

データバッファ装置5かられストデータ処理装置1の各 入出力プロセッサ4:へ4。に転送されるデータのフォーマットの一例を示す団である。該データフォーマットは データ配送ヘッグ501、転送先プロセッサ番号50 2、転送元装置番号503、分割デーク番号504、 効計データ本长505から構成される。ここで、分割データ番号504は分割されたデータの順序を示す番号であ り、これにより分割されたデータの順序を示す番号であ り、これにより分割されたデータの順序を示す番号であ る。

【0019】入批力データバッファ装置5からデータを 転送されたホストデータ処理装置1の入出力プロセッサ 41~44は、それぞれ該データ(分削データ)を管理プ ロセッサ2に転送する。管理プロセッサ2は、入出力プ ロセッサ4、4人からそれぞれ分割データを受信した 後、その分割データ番号504にもとづいてデータを結 合し、READ命令発行元の演算プロセッサ3」に転送 する。

【0020】図6は、ホストデータ処理装置1の演算プロセッサ3」が外部データ記憶装置11へデータを書き込む場合のデータ転送処理手順を示すシーケンス図であ

【0021】ホストデータ処理装置 10 漢第プロセッサ 31 が外部データ記憶装置 11 へデータを書き込む場 6、漢第プロセッサ31 は管理プロセッサ2に対しWR ITE命令を発行する。図7は、WRITE命令のフォ マットの一例を示す図である。飲命令フォーマットの WRITE命令コマンドペッグ701、転送元プロセッ サ番号702、販送元装置等予703、データ本体70 4かた機改され

【0022】WR I TE命令を受けた管理プロセッサ2 は、外部データ記憶装置11にデータを転送するのに使 用する1つあるいは複数の入出力プロセッサを選択す る。ここでは、入出力プロセッサ41~41を選択すると する。なお、選択の基準はREAD命令の場合と同様で ある。管理プロセッサ2は、選択した入出力プロセッサ の数にデータを分割して、WRITE命令を各入出力プ ロセッサ4,~4。に転送する。図8は、管理プロセッサ 2から各入出力プロセッサ41~4kに発行されるWRI TE命令のフォーマットの一例を示す図である。該命令 フォーマットはWR I TE命令コマンドヘッダ801、 転送元プロセッサ番号802、転送先装置番号803、 分割データ番号804、分割データ本体805から構成 される。各入出力プロセッサ41~4、は管理プロセッサ 2から受け取ったWRITE命令を、データ伝送路13 ,~13,を介して入出力データバッファ装置5に対し並 列に転送する.

【0023】 入出力データバッファ装置 5は、ホストデータ処理装置 1の入出力プロセッサ41~4kから転送された各分割データをインタフェースアダプタフ1~7kを介して並列にメモリ91~9kc格約する。次に、入出力

データバッファ装置写は、削削部6の削削下で、該メモリリ、〜9,〜9,の各分割デークを読み出し、WR ITB命令の分割データ番号にもとづいて統合してメモリ10に格納後、該メモリ10から読み出し、インタフェースアグアタ8、データ伝送路14を介して、外部デーク記憶装置11へ転送を行う。その時のデータのフォーマットは、図7に示したものを用いればよい。

[0024]以上、説明したように、図1の構成のデーク処理システムによれば、ホストデーク処理装置(並列ンビュータ)1は、複数の入出カプロセッサ41~4。を用いて、入出カデータバッファ装置うとの間で並列にデータの入出カプロイッ41~4。の欧送速度が遅く、これに対してデータ外部記憶練習「10を設進度が遅く、これに対してデータ外部記憶練習「10を設進度が遅く、近くしてデータ外部記憶装置「1と一の間に設けて入り、データを通り返ります。

り、アールは20/2000年と変のパッちと、ハイマも、 100251 なお、本発明は200千の実施例に限度される ものではなく、次のように変更して実施することもでき 。例えば、外部データ記憶装置 1 に振列等号を持た せ、入出力データバッフ・装置うに外部データ記憶装置 1 1 用のメモリ 10 を複数設けることにより、入出力デー クダバッフ・装置で、接数金の分部デーテ記憶装置 1 2 ができる。また、ホストデータ 処理装置 1、入出力データバッフ・接置 5、外部データ 短端置 1 2 を接続するデータ伝送路は、LAN、WA N等の様々な形態のオットワークを適用することも可能 である。

## [0026]

「発明の効果」以上、説明したように、本発明のデータ 処理システムによれば、ホストデータ処理装置の各人出 カプロセッサの航送速度が置くても、複数の入出カプロ セッサに対応する複数のバッファメモリを持つ入出力デ ータバッファ装置を用いることにより、高速の外部デー 夕記憶装置を接続することができる。また、ホストデー 少型壁壁艦で用いる逆列ンプニークは、複数の入出力 プロセッサで外部装置と並列にデータの入出力を行うこ とにより、データ入出力が高速化を図ることができる。 「関面の簡単を使用」

【図1】本発明の一実施例のデータ処理システムの構成 図である。

【図2】図1で、ホストデータ処理装置が外部データ記 懐装置からデータを読み込む場合のデータ転送処理シー ケンスを示す図である。

【図3】READ命令のフォーマットの一例を示す図である。

【図4】外部データ記憶装置がデータを転送する場合の データフォーマットの一例を示す図である。

【図5】入出力データバッファ装置がホストデータ処理

装置に分割されたデータを転送する場合のデータフォー マットの一例を示す図である。

【図6】図1で、ホストデータ処理装置が外部データ記 憶装置へデータを書き込む場合のデータ転送処理シーケ ンスを示す図である。

【図7】演算プロセッサが管理プロセッサに転送するW RITE命令のフォーマットの一例を示す図である。 【図8】演算プロセッサが入出力プロセッサに転送する

WRITE命令のフォーマットの一例を示す図である。 【符号の説明】

1 ホストデータ処理装置(並列コンピュータ)

2 管理プロセッサ 31~3。 演算プロセッサ

41~4。 入出力プロセッサ


5 入出力データバッファ装置

6 制御部

71~7 、8 インタフェースアダプタ 9<sub>1</sub>~9。 バッファメモリ

10 外部データ記憶装置

[図1]



[図2]

[図3]

族算 加b/t31	智祖 为byt2	入出力 かわり 41 42 4k	入力データパッファ装置 外部 メモリ メモリ10 記憶装置11 9192 9k
REA	.D		7-2

30	1 302	303	304	305	306
REAL	転送元 プロセッサ 香 号	転送先	入出力	入出力	READ
<b>* *</b>	登 号	装置备号	対	プロセッサ 番号	データ指定

[図4]

401	402	403	404	405	406
データ転送 ヘッダ	転送先 プロセッサ 番号	転 送 先 装置番号	入出力 プロセッサ 数	入出力 プロセッサ 委号	データ本体

【図5】

501	502	503	504	505
データ転送	転送先 プロセッサ 番号	転送先	分割	分割データ本体
ヘッダ	か 号	被控告号	データル	対的ナータかか

【図6】

【図7】

映算 管理 入出力 かけ3 かけ2 かけ 41 42 4 k	入力データバッファ装置 外部 メモリ メモリ10 配線装置(1 81 82 8k
WRITE	
8図】	3]

701	702	703	704
WRITE 命令	転送元 プロセッサ 番号	紙 送 先 装置番号	产一幺本体

801	802	803	804	805
WRITE 命令	版 送 元 プロセッサ 香 号	転送先 装置番号	分 削 データMa	分割データ本体